CPU의 구성
(1) 연산장치 (=산술논리연산장치)
- 산술 연산, 논리 연산 수행
- 연산에 필요한 데이터를 레지스터에서 가져오고, 연산 결과를 다시 레지스터로 보냄
(2) 제어장치
- 명령어를 순서대로 실행할 수 있도록 제어
- 주기억장치에서 프로그램 명령어를 꺼내와 해독하고, 결과에 따라 명령어 실행에 필요한 제어 신호를 기억장치, 연산장치, 입출력장치로 보냄
(3) 레지스터
- 고속 기억장치
- 명령어 종류, 코드, 연산에 필요한 데이터 및 결과 등을 임시적으로 저장
- 용도에 따라 범용 레지스터, 특수 목적 레지스터로 구분
특수 목적 레지스터
- 메모리 주소 레지스터(MAR, Memory Address Register) : 읽기와 쓰기 연산을 수행할 주기억장치의 주소를 저장
- 프로그램 카운터(PC, Program Counter) : 다음에 수행할 명령어의 주소를 저장
- 명령어 레지스터(IR, Instruction Register) : 현재 실행 중인 명령어를 저장
- 메모리 버퍼 레지스터(MBR, Memory Buffer Register) : 주기억장치에서 읽어온 데이터나 주기억장치에 저장할 데이터를 임시로 저장
- 누산기(AC, Accumulator) : 연산 결과를 임시로 저장
CPU의 동작 과정
1. 입력장치에서 입력받은 데이터 또는 보조기억장치에 저장된 프로그램을 주기억장치가 읽어옴
2. CPU는 프로그램을 실행하기 위해 주기억장치에 저장된 프로그램 명령어와 데이터를 읽어와 처리하고, 결과를 다시 주기억장치에 저장 (명령어 사이클 수행 - 아래 참조)
3. 주기억장치는 처리 결과를 보조기억장치에 저장하거나 출력장치로 보냄
4. 제어장치는 명령어가 순서대로 실행되도록 각 장치를 제어
명령어 세트
- CPU가 실행할 명령어의 집합
- 연산 코드(Operation Code) + 피연산자(Operand) 로 구성
* 연산 코드: 실행할 연산
* 피연산자: 필요한 데이터 또는 저장 위치
명령어 사이클
- CPU는 프로그램 실행을 위해 주기억장치에서 명령어를 순차적으로 인출하여 해독하고 실행하는 과정을 반복
- CPU가 주기억장치에서 한번에 하나의 명령어를 인출하여 실행하는데 필요한 일련의 활동을 '명령어 사이클' 이라고 함
- 명령어 사이클은 인출, 실행, 간접, 인터럽트 사이클로 나누어짐
주기억장치의 지정된 주소에서 하나의 명령어를 가져오고(인출 사이클), 실행 사이클에서는 명령어를 실행 → 하나의 명령어 실행이 완료되면 그 다음 명령어에 대한 인출 사이클 시작
< 인출 사이클과 실행 사이클에 의한 명령어 처리 과정 >
- PC에 저장된 주소를 MAR로 전달
- 저장된 내용을 토대로 주기억장치의 해당 주소에서 명령어 인출
- 인출한 명령어를 MBR에 저장
- 다음 명령어를 인출하기 위해 PC 값 증가시킴
- 메모리 버퍼 레지스터(MBR)에 저장된 내용을 명령어 레지스터(IR)에 전달
- 인출 사이클 이후에는 실행 사이클 수행 → 명령어만 실행하면 되기 때문에 PC를 증가할 필요없이 IR에 저장된 MBR의 값을 AC에 더해주기만 하면 됨
* PC (Program Counter, 프로그램 카운터) : 다음에 수행할 명령어의 주소를 저장
* MAR (Memory Address Register, 메모리 주소 레지스터) : 주기억장치의 주소를 저장
* MBR (Memory Buffer Register, 메모리 버퍼 레지스터) : 주기억장치 관련 데이터 임시 저장 공간
* IR (Instruction Register, 명령어 레지스터) : 현재 실행 중인 명령어 저장
* AC (Accumulator, 누산기) : 연산 결과를 임시로 저장